基于FPGA的复数浮点协方差矩阵实现

O 引言 协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源个数估计以及仿射不变量模式识别的关键部分，广泛应用于雷达、声呐、数字图像处理等领域。采用FPGA(Field Programmable Gate Array)可以提高该类数字信号处理运算的实时性，是算法工程化的重要环节。但是FPGA不适宜对浮点数的处理，对复杂的不规则计算开发起来也比较困难。故目前国内外协方差运算的FPGA实现都是采用定点运算方式。 在所有运算都是定点运算的情况下，每次乘法之后数据位宽都要扩大一倍。若相乘后的数据继续做加减运算，为了保证数据不溢出，还必须将数据位宽扩展一位，而协方差矩阵的运算核心就是乘累加单元，随着采样点数的增加，位宽扩展呈线性增加。最终导致FPGA器件资源枯竭，无法实现设计。为了保证算法的实现，必须对中间运算数据进行截断，将每次累加的结果除2(可以通过移位运算来实现)，以避免溢出。 此外，在应用MUSIC算法时，各种计算都是复数运算。为达到减少算法的计算量，提高MUSIC算法处理速度的目的，许多文献致力于研究阵列的结构特点，在保证测角精度的前提下，寻找一种简单而有效的数据预处理方法，将复数矩阵转化为实数矩阵，把复矢量用一个实矢量来代替，从而将复数运算转化为实数运算。 接收阵元模型可分为任意离散阵、均匀圆弧阵、均匀圆阵和均匀线阵。在实际应用中，比较常见的是均匀线阵和均匀圆阵。每种阵列模型都有各自的特点，加之阵元数目的取值不同，也会导致阵列流型的对称性变化。针对不同的阵元模型和阵元数，数据预处理的方法也会有所不同。 对于数据预处理的研究，目前已经有了一些比较成熟的算法。对于一个偶数阵元的对称阵列(包括均匀线阵和均匀圆阵)，相关研究表明，可利用其对称性，分成两个完全对称的子阵，选择合适的参考点，构造互为共轭对称的方向矩阵，进而构造一个线性变换矩阵，即可达到将复数矩阵转化为实数矩阵的目的。 对于奇数阵元的均匀线阵，也有相关研究成果表明，通过构造一个酉矩阵，也可以达到数据预处理的目的。 由于均匀圆阵的阵列流型矩阵不是Vandermonde矩阵，即不具备旋转不变性，因此适用于奇数阵元的均匀线阵的预处理理论不能直接用于奇数阵元的均匀圆阵，需要将圆阵先转换到模式空间——虚拟线阵，而转换需要第一类Bessel函数，不适宜用硬件实现。 以上研究表明，目前除了奇数阵元的均匀圆阵外，其他常用阵列模型都可以通过预处理的方法将复数运算转换为实数运算。若在某些特定的情况下，必须采用奇数阵元的均匀圆阵。此时，基于复数运算的协方差矩阵的实现就成为一种必然。 因此，在充分应用FPGA并行处理能力的同时，为了扩展数据处理的动态范围，减少数据溢出机率，避免数据截断所产生的误差，提高协方差矩阵的运算精度以及扩展该运算的通用性。本文以空间谱估计作为研究背景，研究了复数据运算和浮点运算的特点，提出了一种适用于任何阵列流型、任意阵元的基于复数浮点运算的协方差矩阵的FPGA实现方案。1 求解复数浮点协方差矩阵 以11阵元的均匀圆阵为例，其协方差矩阵的求解方案原理框图如图1所示。

本文引用地址：

1．1 FIF0数据缓存器 在该设计方案中选择FIFO作为数据存储器，这是因为一旦多路接收机有数据输出，就会启动FIFO进行存储，进而FIFO的不空信号有效(empty=O)，触发后续的矩阵运算；否则，运算停止，一切状态清零，FPGA恢复idle(空闲)状态，等待新的快拍采样数据的到来。 这样可以很方便地控制运算的开始和结束。矩阵运算所需要的同步时钟需要设计一个类似于单稳态触发器的模块。当检测到empty=‘0’时，就触发一个含有121个clk(对于串行方案而言)时钟信号周期长度的高电平。该高电平与主时钟相与便可以得到运算的同步时钟。1．2 数据共轭转换 由于测向阵列的输出矢量X(t)是一个复矢量，对其求协方差矩阵需用阵列输出列矢量X(t)与其共轭转置矢量XH(n)对应相乘。如式(1)所示： 1．3 定点数到浮点数的转换 定点计算在硬件上实现简单，计算速度比浮点计算要快，但是表示操作数的动态范围受到限制，浮点数计算硬件实现比较困难；一次计算花费的时间也远大于定点计算的花费，但是其表示的操作数动态范围大，精度高。在本设计中，考虑到系统的数据动态范围和运算精度，选择浮点计算。由于运算数据是直接从接收机I，Q两路通道的A／D变换器的输出获得，为定点数，因此必须要有一个将A／D采样的定点数据转换为浮点数的过程。设计中将16位定点数转换为IEEE 754标准的单精度格式。32位单精度格式如图2所示，最高位为符号位，其后8位为指数e(用移码表示，基数f=2，偏移量为127)，余下的23位为尾数m。fpga相关文章:fpga是什么

深圳碧莲盛医院好不好

碧莲盛 大连

碧莲盛植发

西宁碧莲盛官网